EDA

出典: フリー百科事典『ウィキペディア（Wikipedia）』

EDAは

1. Electronic Design Automationの略で電子機器、半導体など電気系の設計作業を自動化し支援するためののソフトウェア、ハードウェアおよび手法の総称。(後述)
2. Estimation of Distribution Algorithmの略で分散推定アルゴリズムのこと。
3. エチレンジアミン (Ethylenediamine)の略号。

---

EDAという用語は半導体の設計工程とその製造後、さらにそれを部品として実装するプリント基板設計の自動化で使われる用語である。それぞれの製造工程、検査工程でそれらのデータを使用する。

EDAはそれ以前から単体で存在した電気系のCAD (Computer Aided Design) やCAE (Computer Aided Engineering) を包含した用語として使われるようになった。実際のシステムのことをEDAツールといい、開発、販売業者をEDAベンダーという。電気、半導体メーカーなどが内製する場合もある。

目次 1 歴史 2 製品種別、守備範囲 2.1 デバイス・プロセス設計 2.2 システム、回路設計 2.3 マスク設計、検証作業 2.4 基板設計、評価 3 大手3社 + 次点 4 催し 5 外部リンク

[編集] 歴史

• 1960年代

回路シミュレータ、スパイス(SPICE)がカリフォルニア大学バークレーで開発された。

これは各所で改良されながら現在も使用されている。

プラットフォームとしてはメインフレームが主流であった。

• 1970年代

半導体レイアウト設計用のCADシステムとして、アメリカのカルマー社 (Calma)、アプリコン社 (Aplilicon) などのシステムが登場した。いずれもミニコンをホストコンピュータとしたターンキーシステムであった。

両社ともその後の買収などを経たのち消滅したが、カルマー社のフォトマスクのデータ形式であるGDS2 (ストリーム) 形式は現在に至るまで使用されている。

当時のCADは高価なものであったため設計者が直接使用せず専任オペレータがデータ入力、修正するといった使われ方をした。

国内ではセイコー電子工業や図研のシステムも登場している。

• 1980年代

論理回路設計用のCAEシステムとしてメンター社 (Mentor)、デイジー社、バリッド社などが登場する。プラットフォームには汎用のEWSを使用したもの（メンター）と専用ハード、OSを使用していたものがあった。（後の2社）

これらのツールは論理回路入力をするエディターとその動作検証をシミュレータなどを一体としたものである。またこのあたりから設計者一人一人が占有して使うという形態が一般的になってくる。

レイアウトCADで作成データと論理設計ツールのデータを比較するツールも登場する（ECAD社）

回路図をもとにレイアウトデータの自動配置配線を行うツールも出てきた。当初はゲートアレイなどのセミカスタム半導体を対象したがより汎用性の高いものへと進化していった。この種のツールに於いては多数の図形データを処理する必要があるが、計算幾何学の成果も取り入れ性能の向上が図られていった。

複数のベンダーが各種ツールを発表しデータの互換がとれないなどの問題も生じている。当時2大ベンダーであったケイデンス社(Cadence)、メンター社(Mentor)がそれぞれフレームワークという枠組に他社製品をとりこみ統合しようとの動きもあったが成功していない。またデータを交換する共通フォーマットとしてEDIFの研究が始まった。

80年代半ばに、回路図ではなくプログラム言語に似たHDL (ハードウェア記述言語)のひとつであるVerilogとそのシミュレータが登場、回路図に代わって言語記述で設計する手法が始まった。

80年代後半には、そのHDLから論理回路(ネットリスト)を自動生成するシステムが実用化された。この技術は論理合成と呼ばれ、シノプシス社により製品化された。

プラットフォームは汎用EWSとOSはUnixを使うのが一般的になる。

• 1990年以降

それぞれのツールの性能向上が続くなかで、半導体製造工程の微細化による様々な問題を解決するためのツールが各種登場する。シミュレーションを行わずにタイミングの問題を検証するツール（スタティック・タイミング解析）、複数の回路の等価性を比較するツール（フォーマル・ベリフィケーション）、配線遅延や負荷を考慮しながらクロック配線網を生成するツール（クロックツリー合成）など各種のものが登場している。

プラットフォームは、EWS特にSun社のシェア向上が続いたが、PCの性能向上によりLinuxを使う動きがでてきた。Windows NTおよび後継のサポートもされるようになってきたがあまり普及していない。

1990年台後半よりHDLより抽象度の高い記述を可能とする言語の開発が始まった。C/C++を元にしたSystemC、SpecCや既存のVerilogの拡張であるSystemVerilogなどである。これらはシステム記述言語などと呼ばれる。

半導体メーカーは自社でもEDAツールを開発してきたが、使用が自社に限定される、あるいは性能面で専業ベンダーに太刀打ちできないなどの理由で次第に廃れた。

2005年現在EDAベンダーは3強と言われる、シノプシス社、ケイデンス社、メンター社の三社の寡占状態にある。新しいツールをベンチャー企業が次々開発する状況は続いているが、経営がうまくいかないため、あるいは出口戦略のため、大手三社のいずれかに買収されてしまう場合も多い。

EDAツールを稼動させるプラットフォームとしては、従来は主流であったUnixマシンから、ハードウェアとしてPC（パソコン）を、OSとしてWindowsやLinuxを使う動きが加速している。

[編集] 製品種別、守備範囲

実際の設計フローにしたがって、各製品の種別と守備範囲を示すと次の様になる。

[編集] デバイス・プロセス設計

• プロセス工程設計

実際の半導体プロセス条件の最適化を行なうプロセスシミュレーション。

• デバイス設計

デバイスの構造から特性の計算を行なうデバイスシミュレーション。適切なデバイスの構造の条件を決定する。プロセス工程の設計とリンクした設計が可能。

近年では、半導体プロセス専門のファウンダリーの登場により、デバイス・プロセス設計、モデルパラメータ抽出が不要となる場合が多い。

• モデルパラメータ抽出

測定結果やデバイスシミュレーションの結果から回路設計において必要なモデルパラメータを決定する。各種のモデル抽出用のCADツールを使用する。

[編集] システム、回路設計

• システム、アーキテクチャ設計

全体のシステムの要求より、構成するブロックと各ブロックの要求性能を決定する。この際に行なわれるシミュレーションをシステムシミュレーションと言う。

• 個別ブロック設計

各ブロックはシミュレーションを利用して、個別に要求性能を満たす設計を行なう。デジタル回路のブロックは、Verilog、VHDL等を用いた論理記述で、アナログ回路はSPICEネットリスト等を利用した記述で回路図へ変換を行なう。必要に応じてIPを利用する。

• IP(Intellectual property)

知的財産権をもった既製品の回路ブロックのこと。

• シミュレーション

回路シミュレーション、論理シミュレーション、アナログデジタル混載シミュレーション(Mixed Signal Simulation)、故障シミュレーション、プロセスシミュレーション、デバイスシミュレーション、システムシミュレーション等がある。

[編集] マスク設計、検証作業

• 配置配線、マスク作成

デジタル系の場合、回路ブロックの配置決定と自動配線を行う。アナログ系回路の場合、高周波になるほど完全な自動配置配線は困難であるため、手作業でのマスク作成が生じる。

• 物理検証

設計が回路図と一致するか、あるいは物理的な設計基準を満たしているかの検証。前者はLVS(Layout versus schematic)、後者をDRC(Design rule check)という。

• 寄生素子抽出、再シミュレーション

作成したマスクにおける寄生素子(容量、抵抗、インダクタ等)の抽出を行い、再度回路、論理シミュレーションを行い、正常に動作し目的の性能を満たすか確認する。この寄生素子抽出によるシミュレーションをバックアノテーションと呼ぶ。

• マスクデータ生成

設計データから実際に半導体チップを製造するためのフォトマスク用データに変換する。近年の微細化プロセスでは、この時点で光の干渉による影響のシミュレーションを行い、マスクデータの補正を行なう。

[編集] 基板設計、評価

• 評価用基板設計

プリント基板設計CADを用いて、基板の設計を行い、自動配置配線で配線を引く。周波数が高い場合は、専用のシミュレーションで配線間の干渉などを確認する。

• テスト

半導体チップ製造後の不良品検出のために実際に動作させる。その時に使用するテストデータは前述の故障シミュレーションで作成したものである。

なお、仕様から回路設計、シミュレーションを行いマスクを作成するまでの工程をフロントエンド、それ以降をバックエンドと言う場合もある。

[編集] 大手3社 + 次点

社名	所在地	時価総額(2005年12月)
ケイデンス・デザイン・システムズ	カリフォルニア州サンノゼ	51億7000万ドル
シノプシス	カリフォルニア州マウンテンビュー	29億5000万ドル
メンター・グラフィックス	オレゴン州ウイルソンビル	7億2900万ドル
マグマ・デザイン・オートメーション	カリフォルニア州サンタクララ	3億200万ドル

[編集] 催し

EDAツールの新製品の発表の場として年一回Design Automatoin Conference（通称DAC、ダック）という会議、展示会がアメリカで開かれる。この催し名にあるようにかってはEが付かないDAという言い方をされていたこともある。

日本での同種の催しとしてEDSF (Electronic Design and Solution Fair) および併設の展示会ASP-DACが年一回開かれている。

[編集] 外部リンク

• EDA コンソーシアム（英語）
• EDA 産業ワーキンググループ（英語）