電界効果トランジスタ

出典: フリー百科事典『ウィキペディア（Wikipedia）』

n型MOS FET 縦構造

電界効果トランジスタ（でんかいこうかとらんじすた、Field effect transistor、FET）は、ゲート電極に電圧をかけ、チャネルの電界により電子または正孔の流れに関門（ゲート）を設ける原理で、ソース・ドレイン端子間の電流を制御するトランジスタである。一種類のキャリアしか用いないことから、ユニポーラトランジスタとも呼ぶ。

空乏層による疑似交流キャパシターのみを持つバイポーラトランジスタと比べ、ゲートの下に絶縁層を持つ関係上キャパシターを構造的に抱えているため動作速度が遅い点・トランスコンダクタンス（gm）が低い点などが問題であるが、ゲート電流がほぼ0である事に加え構造の簡要さからバイポーラトランジスタよりも高密度集積に適していて現代の集積回路では主流となっており、論理回路素子として集積回路に使用されるほか、アナログスイッチ/電子ボリュームなどにも応用される。極超短波以上ではシリコンよりもキャリアの移動度が高いガリウムヒ素（GaAs）のような化合物半導体などを用いたFETが用いられている。

4端子型（MOS型など）ではそれぞれの端子をソース・ゲート・ドレイン・バックゲート（もしくはバルク）、3端子のFETの場合はそれぞれソース・ゲート・ドレインと呼ぶ。対称型素子のためソースとドレインに構造的な違いはなく、単に電圧を印加した時に2端子を比較して、n型であれば高電圧側の方をドレイン、低電圧側をソース、p型であればその逆となる（すなわちソース・ドレインの名称はキャリアの導通方向（キャリアの発生元がソース、キャリアの行き先がドレイン）による）。（パワーMOSFETなどで、寄生ダイオードができる構造のものは、逆方向の動作は正方向と比べて制限される。）後述のように素材・しきい値などの区別により多種多様な電界効果トランジスタが存在するが、現在最も広く使われているものはシリコンを用いたエンハンスメントMOS型（以下MOS）であるので、特に断りがない場合、ここでは電界効果トランジスタはシリコンMOS（Si CMOS）を指すものとする。

1 MOSFETの動作
2 電気的特性を示す諸特性（大信号）
3 電気的特性を示す諸特性（小信号）
4 ゲート接合部の構造による分類
5 ゲート電圧とドレイン電流の関係による分類
6 チャネル (channel) の極性による分類
7 パワーMOSFET
8 型番
9 定電流ダイオード
10 関連項目
11 参考図書

[編集] MOSFETの動作

理論的にn型とp型の違いはドレイン-ソース間の電流に寄与するキャリアの違いだけなので、ここではn型についてのみ扱う。

図２　線形領域時の状態

図３　飽和領域時の状態

MOSFETではゲートと基材（substrate）の間に構成されたキャパシターにより、ゲートに正電圧が印加された場合、p型のサブストレートと絶縁層の境界面に電子を引き寄せドレイン-ソース間に反転層（n型）を作り上げる事でソース-ドレイン間を高コンダクタンスにする。ドレイン-ソース間電圧が比較的低く、ゲート-ドレイン間の電圧がしきい値を超えている状態；すなわちゲート-ソース間電圧からしきい値電圧を引いた値より低い状態においてはこの反転層がドレイン-ソース間にまたがり、さながら抵抗そのものの働きをし、この状態を線形領域と呼ぶ（図２）。線形領域においてはゲート電圧に比例して反転層が厚みを増すため、コンダクタンスがゲート電圧に比例して上がる。一方、ゲート-ドレイン間電圧がしきい値電圧を下回るとドレイン領域近辺には反転層が形成されなくなる（ゲート-ドレイン間電圧がしきい値電圧となった状態をピンチオフと呼ぶ）。この状態（ピンチオフ以降）を飽和領域と呼び、MOSのコンダクタンスは反転層の長さによって一定に決まる（図３）。この状態では定電流源として扱われる。反転層の長さはゲート-ドレイン間電圧によってその後も変わり続けるため、コンダクタンスもそれに応じて変化する。これをチャネル長変調効果と呼び、バイポーラトランジスタのアーリー効果に相当する。

[編集] 電気的特性を示す諸特性（大信号）

ドレイン-ソース電圧（以下Vds）、ゲート-ソース電圧（以下Vgs）としきい値（以下Vt）の関係から、MOSの動作領域は4つに大別される。

カットオフ： $V g s - V t < 0$ ： $(V g s < V t)$

線形領域： $V d s < V g s - V t$

飽和領域： $V d s > V g s - V t$

ブレイクダウン： $V d s > B V$

$B V$ ：ブレークダウン電圧

それぞれにおいて、ドレイン電流（以下Id）は下記のように理論式（実験式ではない）が求められている。

カットオフ：

$I d = 0$

線形領域：

$I_d = K' \frac{W}{L} [ ( V_{gs} - V_t ) ^2 -\frac{1}{2} V_{ds}^2 ] [ 1 + \lambda V_{ds} ]$

飽和領域：

$I_d = \frac{1}{2} K' \frac{W}{L} ( V_{gs} - V_t ) ^2 ( 1 + \lambda V_{ds} )$

ブレークダウン：

$I d$ ：主要原因の現象により異なるが、一般に素子破壊に至るまで電流が増加すると扱われている。

$K' = μ n C O X$ ：n型MOSの場合

$K' = μ p C O X$ ：p型MOSの場合

$C O X$ ：単位面積あたりのゲート酸化膜容量

$μ n$ ：電子の移動度

$μ p$ ：正孔の移動度

$λ$ ：チャネル長変長係数

[編集] 電気的特性を示す諸特性（小信号）

小信号特性は等価回路上に規定された各パラメータが下記のように理論式が求められている。

$g_m = \frac{d i_d}{d v_{gs}}$

$g_{ds} = \frac{d i_d}{d v_{ds}}$

$g_{mbs} = \frac{d i_d}{d v_{sb}}$

$C g s = C g s i + C g s o v$

$C g d = C g d i + C g d o v$

$C s b = C s b i + C s b j$

$C d b = C d b i + C d b j$

$C * * o v$ : オーバーラップキャパシタンス

$C * * j$ : 接合容量

$C * * i$ は固有容量（intrinsic capacitance）を表し、その値は動作領域により下記のように変化する。

カットオフ：

$C g b i = W L C o x$

$C g s i = C g d i = C b s i = C d b i = 0$

線形領域：

$C_{gsi} = \frac{1}{2} W L C_{ox} ( 1 + \frac{1}{3} \frac{V_{ds}}{V_{dsat}} )$

$C_{gdi} = \frac{1}{2} W L C_{ox} [ 1 - ( \frac{V_{ds}}{V_{dsat}})^2 ]$

$C_{bsi} = \frac{1}{2} n W L C_{ox}$

$C_{bdi} = \frac{1}{2} n W L C_{ox} ( 1 - \frac{V_{ds}}{V_{dsat}} )$

飽和領域：

$C_{gsi} = \frac{2}{3} W L C_{ox}$

$C g d i = 0$

$C_{bsi} = \frac{1}{2} n W L C_{ox}$

$C b d i = 0$

[編集] ゲート接合部の構造による分類

金属酸化膜形 (Metal Oxide Semiconductor FET: MOSFET) :ゲート部分が半導体の酸化皮膜上の金属電極になっているもの。現在の集積回路の主流となっている素子であり、p/n両型を同じ回路に持つ場合、両型をまとめてCMOS型（Complemetary MOS:相補型MOS）と呼ぶ。
接合形 (Junction FET: JFET) :ゲート部分が普通のトランジスタと同じように、異種半導体の接合面になっているもの。MOSとは動作原理が異なり、接合面にできる空乏層によって電流を制御する。
金属半導体形 (Metal Semiconductor FET: MESFET) :ゲート部分が金属電極と半導体の直接接合になっているもの。

[編集] ゲート電圧とドレイン電流の関係による分類

エンハンスメント形 (enhancement type) =ノーマリーオフ形 (normally off type) :ゲート電圧をかけないときはチャネルが存在せずドレイン電流が流れないもの。
ディプレッション形 (depletion type) =ノーマリーオン形 (normally on type) :ゲート電圧をかけないときにチャネルが存在しドレイン電流が流れるもの。

[編集] チャネル (channel) の極性による分類

トランジスタに PNP型と NPN型があるように、FET にも p チャネル型と n チャネル型のものがある。

MOSには基本的にソース・ドレイン端子に金属（アルミなどの配線層）を接合する。その際に接触抵抗を下げる目的で、比較的高濃度の不純物を打ち込む。打ち込む不純物が n 型（p 型シリコン基板に対しては、III価の物質（B：ホウ素など））の場合、その部分は n+ 型（n ウェル）、不純物が p 型（n 型シリコン基板に対しては、V価の物質（P：リンなど））の場合は p+ 型（p ウェル）と呼ばれる。

不純物を打ち込まなくても接触抵抗が十分に低い場合は不純物を打ち込む必要がなく、結果 p, n どちらにも属さない。これはアンバイポーラ・トランジスタと呼ばれる。この素子は、ゲートにマイナスの電圧（対ソース）を加えてもプラスの電圧を加えても、しきい値以上であれば電流を流す。

1980年代中頃までのメモリICやロジックICには、当時の集積技術の問題から p,n 両方を堆積する事が難しかったために、抵抗などでCMOSの片側を代用したp-MOS・n-MOSが用いられた。出現当初は製造しやすかったp-MOSが主力だったが、後に移動速度の速い電子をキャリアとするn-MOSが主力となった。

1980年代初めに標準ロジックICがCMOS構造で作られた。1990年代には電気的特性がアナログでの実用レベルに到達したのと、システムLSI等で論理回路とアナログ回路が混在して集積されるようになった関係でアナログ回路もCMOSで製作されるようになった。

[編集] パワーMOSFET

MOSFET のうち特に大電力のスイッチング用に設計されたものである。バイポーラパワートランジスタに比べて、電圧駆動形素子であるので駆動回路の電力が小さい。また、多数キャリアデバイスであり、本質的に高速スイッチングが可能で、スイッチング損失も少ない。しかし、耐圧が高くなるにしたがってオン抵抗が高くなるという問題がある。

2000年代に入り、トレンチゲート・擬平面接合などの構造の工夫により、高耐電圧化、オン抵抗・スイッチング損失の低減をともに満足するものも開発された。さらに、2006年現在、超接合構造を用い、シリコンの理論的限界を超える低損失のものも開発されている。

[編集] 型番

日本におけるFETの型番は

2SJxxx PチャネルFET
2SKxxx NチャネルFET

というように番号が付けられているものが多い。混合（周波数変換）、利得調整などの目的で2個のゲートを持つ品種があり、その場合は3で始まる番号が付けられている。メーカーにより電流・電圧定格が判るような独自の型番をつける場合がある。

[編集] 定電流ダイオード

FETは『ゲート電圧が一定であればドレイン電流が一定』の性質を持つため、回路に直列に接続しておけば、常に一定の電流が流れる定電流素子として使うことができる。これを一つの電子部品にしたものは定電流ダイオードと呼ばれる。ダイオードと名が付いているが、構造は全く異なる。

[編集] 関連項目

CMOS（相補型金属酸化膜半導体）

半導体

分類	P型半導体 \| N型半導体 \| 真性半導体 \| 不純物半導体
種類	窒化物半導体 \| 酸化物半導体 \| アモルファス半導体 \| 電界型半導体 \| 磁性半導体
半導体素子	集積回路 \| マイクロプロセッサ \| 半導体メモリ \| TTL論理素子
バンド理論	バンド構造 \| バンド計算 \| 第一原理バンド計算 \| 伝導帯 \| 価電子帯 \| 禁制帯 \| フェルミ準位 \| 不純物準位 \| 電子 \| 正孔 \| ドナー \| アクセプタ \| 物性物理学
トランジスタ	サイリスタ \| バイポーラトランジスタ(PNP、NPN) \| 電界効果トランジスタ　\| パワーMOSFET \| 薄膜トランジスタ \| CMOS \| 増幅回路
関連	ダイオード \| 太陽電池
その他	PN接合 \| 空乏層 \| ショットキー接合 \| MOS接合 \| 電子工学 \| 電子回路 \| 半導体工学 \| 西澤潤一 \| 金属 \| 絶縁体

[編集] 参考図書

最新FET(電界効果トランジスタ)規格表各年度版（CQ出版社） - 1968年版（初版）から1986年版までは個別特性図が付いていた。1987年版から個別特性図ははずされた。1994年版から初期のFETの規格が外された。

"http://ja.wikipedia.org../../../%E9%9B%BB/%E7%95%8C/%E5%8A%B9/%E9%9B%BB%E7%95%8C%E5%8A%B9%E6%9E%9C%E3%83%88%E3%83%A9%E3%83%B3%E3%82%B8%E3%82%B9%E3%82%BF.html" より作成

カテゴリ: 半導体 | トランジスタ