Privacy Policy Cookie Policy Terms and Conditions Itanium 2 - Wikipedia

Itanium 2

Da Wikipedia, l'enciclopedia libera.

Logo del processore Itanium 2

Itanium 2 è il nome commerciale del secondo processore con architettura interamente a 64 bit sviluppato da Intel insieme a Hewlett Packard allo scopo di fare concorrenza ai processori RISC DEC Alpha. Tale architettura prende il nome di IA-64, per differenziarsi dalla IA-32 alla base delle altre CPU Intel, Xeon sempre per i server, e Pentium (Pentium 4 compresi i predecessori e Pentium D).

Indice

[modifica] Perché Itanium 2?

Presentazione di un Itanium 2 MP core Madison (FSB 667 Mhz)
Ingrandisci
Presentazione di un Itanium 2 MP core Madison (FSB 667 Mhz)

Il primo modello Itanium aveva core Merced e arrivò sul mercato dopo molti ritardi a metà 2001, ma per stessa ammissione di Intel era fondamentalmente un "esperimento" per valutare la risposta del pubblico a questa novità. Con Itanium 2 invece, Intel cominciò "a fare sul serio" cioè a progettare una serie di CPU che fossero realmente competitive nei confronti della concorrenza.

Dopo pochi mesi dall'arrivo sul mercato del primo Itanium, quindi, arrivò il primo Itanium 2 basato su core McKinley l'8 luglio 2002, e poi via via è continuato lo sviluppo attraverso vari step evolutivi. Già adesso si hanno previsioni su versioni che arriveranno sui mercati non prima del 2008. La scelta di cambiare così presto il nome in Itanium 2, così rara nella politica commerciale di Intel, è stata dettata dal fatto di evidenziare maggiormente l'innovazione derivata dal nuovo progetto e tentare quindi di vincere più facilmente la naturale diffidenza di chi era rimasto giustamente deluso dalla prima generazione.

Dal core Deerfield in poi, inoltre, Intel ha cominciato a sviluppare i core separatamente per le 2 categorie principali di utilizzo: la linea DP (Dual Processor) per sistemi biprocessore e la linea MP (Multiple Processor) per i sistemi da 4 o più processori.

[modifica] Nuovi finanziamenti al progetto nel 2006

Il 26 gennaio 2006 è stato reso noto che la Itanium Solutions Alliance (ISA) ha deciso un investimento pari a circa 10 miliardi di dollari USA per la promozione e lo sviluppo delle soluzioni Itanium per la fascia alta del mercato. Tra le aziende promotrici di tale iniziativa troviamo proprio le fondatrici dell'alleanza vale a dire: Bull, Fujitsu, Siemens, Hitachi, HP, Intel, NEC, SGI e Unisys.

L'incredibile cifra destinata a tale iniziativa può essere giustificata se si pensa che il giro d'affari potenziale di tali soluzioni si aggira intorno ai 28 miliardi di dollari l'anno. Infatti sono circa 6000 le applicazioni sviluppate su piattaforma Itanium. Tra i soci dell'ISA si segnalano anche BEA, Microsoft, Novell, Oracle, Red Hat, SAS Institute, Sybase, Hyperion, MiT Systems, Sybase, Symantec, TIBCO e Trend Micro, aziende impegnate nello sviluppo di soluzioni software per queste architetture di CPU.

[modifica] Caratteristiche principali delle varie evoluzioni di Itanium 2

[modifica] McKinley (DP/MP)

Il primo Itanium 2 era basato su core McKinley che era profondamente diverso dal suo predecessore, la CPU Itanium Merced. Poteva venire installato sulle stesse piattaforme utilizzate per Merced ma vantava un clock di 1 GHz oltre ad un nuovo BUS quad pumped a 400 MHz e una cache L3 completamente integrata nel die che arrivava fino a 3 MB. Ai tempi, la distinzione DP/MP ancora non esisteva quindi veniva utilizzato indifferentemente in tutti gli ambiti.

Per approfondire, vedi la voce McKinley.

[modifica] Madison (DP/MP)

Il primo Itanium 2 costruito a 130 nm è stato Madison; tale processo costruttivo ha permesso di integrare fino a 6 MB di cache L3 al momento del lancio e, successivemente grazie alla revisione Madison-9M ben 9 MB di cache L3. Nel corso del 2005 anche il BUS ha avuto un incremento, passando dai 400 MHz originali a 667 MHz per le versioni MP e a 533 MHz per le versioni DP.

Per approfondire, vedi la voce Madison.

[modifica] Hondo

Hondo è stato un Itanium 2 un po' anomalo, infatti è stato annunciato il 18 febbraio 2003 come componente del modulo biprocessore "mx2" della HP ed è arrivato sul mercato successivamente agli inizi del 2004. Consiste essenzialmente in due core Madison con 32 MB di cache L4 (quarto livello) pur adattandosi ad essere installato negli stessi spazi previsti per una normale cpu Itanium 2. Funzionava a 1,1 GHz con una cache L3 di 4 MB per ciascun core.

[modifica] Deerfield (DP)

Pur non essendo particolarmente innovativo, Deerfield ha portato una serie di novità nel panorama Itanium 2 DP. Fu infatti il primo processore Itanium 2 a "basso costo" e dai consumi contenuti. Il suo design derivava direttamente da quello del "fratello maggiore" Madison, ma aveva un clock inferiore, al massimo 1,4 GHz e una cache L3 di 1,5 MB. Fu inoltre il primo processore a 64 bit a disporre di una versione LV (Low Voltage) con consumi ancora più ridotti, solo 62 W con una frequenza di 1 GHz; tali caratteristiche l'hanno quindi reso il primo Itanium 2 ad essere pensato esclusivamente per sistemi a 2 vie (DP) soprattutto per rack di piccole dimensioni che necessitano di un consumo complessivo ridotto.

Per approfondire, vedi la voce Deerfield.

[modifica] Fanwood (DP)

Anche Fanwood deriva da Madison, ma dall'ultima evoluzione di quest'ultimo, la Madison-9M che integra 9 MB di cache L3. È diventato quindi il successore di Deerfield nei sistemi DP biprocessore, e all'inizio era molto simile al suo predecessore condividendone gran parte delle specifiche. Col tempo il suo BUS è passato a 533 MHz lasciando inalterato il processo costruttivo a 130 nm.

Per approfondire, vedi la voce Fanwood.

[modifica] Montecito (MP)

Montecito sarà il primo processore Itanium 2 dual core ma, pur essendo stato annunciato per la fine del 2005, non arriverà sul mercato prima della metà del 2006. È pensato esclusivamente per sistemi MP multiprocessore ad alte prestazioni anche in virtù di una serie di tecnologie ausiliarie, del processo innovativo a 90 nm e della generosa dotazione di cache L3 che in alcuni modelli arriverà addirittura a 24 MB rendendolo un chip da quasi 2 miliardi di transistor.

Per approfondire, vedi la voce Montecito.

[modifica] Millington (DP)

Così come Fanwood deriva dal "fratello maggiore" Madison-9M, così anche il suo successore Millington deirverà dal rispettivo "fratello maggiore" Montecito. Sarà anch'esso un processore dual core a 90 nm e avrà un BUS a 667 MHz. Tra le tante caratteristiche aggiuntive si può citare la Vanderpool Tecnology per la virtualizzazione in hardware.

Per approfondire, vedi la voce Millington.

[modifica] Montvale (DP/MP)

Montvale è un progetto unificato sia per sistemi DP biprocessore, sia per sistemi MP multiprocessore. Sarà il primo Itanium 2 a 65 nm e prenderà il posto rispettivamente di Millington e Montecito.

Per approfondire, vedi la voce Montvale.

[modifica] Tukwila (MP)

Il successore di Montvale nei sistemi MP a più vie sarà Tukwila, precedentemente conosciuto anche con il nome di "Tanglewood". Il processo costruttivo per questo processore che presumibilmente arriverà nel 2007, è sempre quello a 65 nm, ma esso sarà multi core. La caratteristica principale è costituita dal fatto che sarà il primo Itanium 2 a far parte della "Common Platform Architecture" (CPA) una linea di sviluppo che consentirà di intercambiare processori Itanium 2 e Xeon sulle stesse piattaforme. Il primo Xeon che potrà essere sostituito a Tukwila doveva essere Whitefield il cui sviluppo però è stato interrotto nell'ottobre 2005. Al suo posto Intel sta sviluppando il core Tigerton che presumibilmente sarà anch'esso in grado di essere intercambiato con i processori Itanium 2, ma Intel non ha ancora confermato tale ipotesi.

Per approfondire, vedi la voce Tukwila.

[modifica] Dimona (DP)

Dal progetto Tukwila, Intel deriverà Dimona per i sistemi DP biprocessore. Ne erediterà gran parte del design come processo costruttivo a 65 nm e architettura multi core ma prevederà anche una variante LV (Low Voltage).

Per maggiori informazioni, vedi la voce Dimona.

[modifica] Poulson (MP)

Si sa pochissimo di Poulson tranne che sarà multi core e andrà a sostituire Tukwila nei sistemi MP multiprocessore.

Per approfondire, vedi la voce Poulson.

[modifica] Modelli arrivati sul mercato

La tabella seguente mostra tutti i modelli di Itanium 2 arrivati sul mercato. Molti di questi condividono caratteristiche comuni pur essendo basati su core diversi; per questo motivo, allo scopo di rendere maggiormente evidente tali affinità e "alleggerire" la visualizzazione alcune colonne mostrano un valore comune a più righe. Di seguito anche una legenda dei termini (alcuni abbreviati) usati per l'intestazione delle colonne:

  • Nome Commerciale: si intende il nome con cui è stato immesso in commercio quel particolare esemplare.
  • Data: si intende la data di immissione sul mercato di quel particolare esemplare
  • Socket: lo zoccolo della scheda madre in cui viene inserito il processore. In questo caso il numero rappresenta oltre al nome anche il numero dei pin di contatto.
  • N°C.: sta per "N°Core" e si intende il numero di core montati sul package: 1 se "single core" o 2 se "dual core".
  • Clock: la frequenza di funzionamento del processore.
  • Molt.: sta per "Moltiplicatore" ovvero il fattore di moltiplicazione per il quale bisogna moltiplicare la frequenza di bus per ottenere la frequenza del processore.
  • Pr.Prod.: sta per "Processo produttivo" e indica tipicamente la dimensione dei gate dei transistors (180 nm, 130 nm, 90 nm).
  • Voltag.: sta per "Voltaggio" e indica la tensione di alimentazione del processore.
  • Bus: frequenza del bus di sistema.
  • Cache: dimensione delle cache di 1°, 2° e 3° livello.
  • XD: sta per "XD-bit" e indica l'implementazione della tecnologia di sicurezza che evita l'esecuzione di codice malevolo sul computer.
  • HT: sta per "Hyper-Threading" e indica l'implementazione della esclusiva tecnologia Intel che consente al sistema operativo di vedere 2 core logici.
  • ST: sta per "SpeedStep Tecnology" ovvero la tecnologia di risparmio energetico sviluppata da Intel e inserita negli ultimi Pentium 4 Prescott serie 6xx per contenere il consumo massimo.
  • VT: sta per "Vanderpool Tecnology", la tecnologia di virtualizzazione che rende possibile l'esecuzione simultanea di più sistemi operativi differenti contemporaneamente.
  • Core: si intende il nome in codice del progetto alla base di quel particolare esemplare.


Itanium 2 / Itanium 2 DP
Nome Commerciale Data Socket N°C. Clock Molt. Pr.Prod. Voltag. Bus Cache XD HT ST VT Core
Itanium 2 900 MHz 8/lug/2002 PAC611 1 900 MHz 9x 180 nm 1,425 V 400
MHz
L1=32KB
L2=256KB
L3=1,5MB
No No No No McKinley
Itanium 2 1 GHz 1 GHz 10x
Itanium 2 1 GHz L1=32KB
L2=256KB
L3=3MB
Itanium 2 DP 1,4 GHz 8/set/2003 1,4 GHz 14x 130 nm L1=32KB
L2=256KB
L3=1,5MB
Deerfield
Itanium 2 DP 1,6 GHz 8/nov/2004 1,6 GHz 16x L1=32KB
L2=256KB
L3=3MB
Madison
Itanium 2 DP 1,6 GHz 12x 533
MHz
Itanium 2 DP 1,6 GHz 16x 400
MHz
L1=32KB
L2=256KB
L3=4MB
Fanwood
Itanium 2 DP 1 GHz LV 8/set/2003 1 GHz 10x N.A. L1=32KB
L2=256KB
L3=1,5MB
Deerfield
Itanium 2 DP 1,3 GHz LV 8/nov/2004 1,3 GHz 13x L1=32KB
L2=256KB
L3=3MB
Fanwood
Itanium 2 MP
Itanium 2 MP 1,5 GHz 30/giu/2003 PAC611 1 1,5 GHz 15x 130 nm 1,425 V 400
MHz
L1=32KB
L2=256KB
L3=6MB
No No No No Madison
Itanium 2 MP 1,4 GHz 14/apr/2004 1,4 GHz 14 L1=32KB
L2=256KB
L3=3MB
Itanium 2 MP 1,6 GHz 1,6 GHz 16
Itanium 2 MP 1,5 GHz 8/nov/2004 1,5 GHz 15x L1=32KB
L2=256KB
L3=4MB
Itanium 2 MP 1,6 GHz 1,6 GHz 16x L1=32KB
L2=256KB
L3=6MB
Itanium 2 MP 1,6 GHz L1=32KB
L2=256KB
L3=9MB
Itanium 2 MP 1,67 GHz 18/lug/2005 1,67 GHz 10x 667
MHz
L1=32KB
L2=256KB
L3=6MB
Itanium 2 MP 1,67 GHz L1=32KB
L2=256KB
L3=9MB

[modifica] Voci correlate

Lista dei microprocessori Intel
Famiglia 4 bit/8 bit: 4004 | 4040 | 8008 | 8080 | 8085     Famiglia 16 bit: 8086 | 8088 | 80186 | 80286
Famiglia 32 bit: 80386 | 80486
Famiglia Pentium: Pentium | Pentium Pro | Pentium II | Celeron | Pentium III | Pentium III-M | Pentium 4 | Pentium 4-M | Mobile Pentium 4 | Pentium 4 EE | Celeron D | Pentium D | Pentium EE
Settore Mobile: Pentium M | Celeron M
Famiglia Core:Core Duo | Core Solo | Core 2 Duo | Core 2 Extreme
Settore Server: Xeon
Non x86 compatibili: Intel iAPX 432 | Intel i860 | Intel i960

Famiglia IA-64: Itanium | Itanium 2

THIS WEB:

aa - ab - af - ak - als - am - an - ang - ar - arc - as - ast - av - ay - az - ba - bar - bat_smg - be - bg - bh - bi - bm - bn - bo - bpy - br - bs - bug - bxr - ca - cbk_zam - cdo - ce - ceb - ch - cho - chr - chy - closed_zh_tw - co - cr - cs - csb - cu - cv - cy - da - de - diq - dv - dz - ee - el - eml - en - eo - es - et - eu - fa - ff - fi - fiu_vro - fj - fo - fr - frp - fur - fy - ga - gd - gl - glk - gn - got - gu - gv - ha - haw - he - hi - ho - hr - hsb - ht - hu - hy - hz - ia - id - ie - ig - ii - ik - ilo - io - is - it - iu - ja - jbo - jv - ka - kg - ki - kj - kk - kl - km - kn - ko - kr - ks - ksh - ku - kv - kw - ky - la - lad - lb - lbe - lg - li - lij - lmo - ln - lo - lt - lv - map_bms - mg - mh - mi - mk - ml - mn - mo - mr - ms - mt - mus - my - mzn - na - nah - nap - nds - nds_nl - ne - new - ng - nl - nn - no - nov - nrm - nv - ny - oc - om - or - os - pa - pag - pam - pap - pdc - pi - pih - pl - pms - ps - pt - qu - rm - rmy - rn - ro - roa_rup - roa_tara - ru - ru_sib - rw - sa - sc - scn - sco - sd - se - searchcom - sg - sh - si - simple - sk - sl - sm - sn - so - sq - sr - ss - st - su - sv - sw - ta - te - test - tet - tg - th - ti - tk - tl - tlh - tn - to - tokipona - tpi - tr - ts - tt - tum - tw - ty - udm - ug - uk - ur - uz - ve - vec - vi - vls - vo - wa - war - wo - wuu - xal - xh - yi - yo - za - zea - zh - zh_classical - zh_min_nan - zh_yue - zu

Static Wikipedia 2008 (no images)

aa - ab - af - ak - als - am - an - ang - ar - arc - as - ast - av - ay - az - ba - bar - bat_smg - bcl - be - be_x_old - bg - bh - bi - bm - bn - bo - bpy - br - bs - bug - bxr - ca - cbk_zam - cdo - ce - ceb - ch - cho - chr - chy - co - cr - crh - cs - csb - cu - cv - cy - da - de - diq - dsb - dv - dz - ee - el - eml - en - eo - es - et - eu - ext - fa - ff - fi - fiu_vro - fj - fo - fr - frp - fur - fy - ga - gan - gd - gl - glk - gn - got - gu - gv - ha - hak - haw - he - hi - hif - ho - hr - hsb - ht - hu - hy - hz - ia - id - ie - ig - ii - ik - ilo - io - is - it - iu - ja - jbo - jv - ka - kaa - kab - kg - ki - kj - kk - kl - km - kn - ko - kr - ks - ksh - ku - kv - kw - ky - la - lad - lb - lbe - lg - li - lij - lmo - ln - lo - lt - lv - map_bms - mdf - mg - mh - mi - mk - ml - mn - mo - mr - mt - mus - my - myv - mzn - na - nah - nap - nds - nds_nl - ne - new - ng - nl - nn - no - nov - nrm - nv - ny - oc - om - or - os - pa - pag - pam - pap - pdc - pi - pih - pl - pms - ps - pt - qu - quality - rm - rmy - rn - ro - roa_rup - roa_tara - ru - rw - sa - sah - sc - scn - sco - sd - se - sg - sh - si - simple - sk - sl - sm - sn - so - sr - srn - ss - st - stq - su - sv - sw - szl - ta - te - tet - tg - th - ti - tk - tl - tlh - tn - to - tpi - tr - ts - tt - tum - tw - ty - udm - ug - uk - ur - uz - ve - vec - vi - vls - vo - wa - war - wo - wuu - xal - xh - yi - yo - za - zea - zh - zh_classical - zh_min_nan - zh_yue - zu -

Static Wikipedia 2007:

aa - ab - af - ak - als - am - an - ang - ar - arc - as - ast - av - ay - az - ba - bar - bat_smg - be - bg - bh - bi - bm - bn - bo - bpy - br - bs - bug - bxr - ca - cbk_zam - cdo - ce - ceb - ch - cho - chr - chy - closed_zh_tw - co - cr - cs - csb - cu - cv - cy - da - de - diq - dv - dz - ee - el - eml - en - eo - es - et - eu - fa - ff - fi - fiu_vro - fj - fo - fr - frp - fur - fy - ga - gd - gl - glk - gn - got - gu - gv - ha - haw - he - hi - ho - hr - hsb - ht - hu - hy - hz - ia - id - ie - ig - ii - ik - ilo - io - is - it - iu - ja - jbo - jv - ka - kg - ki - kj - kk - kl - km - kn - ko - kr - ks - ksh - ku - kv - kw - ky - la - lad - lb - lbe - lg - li - lij - lmo - ln - lo - lt - lv - map_bms - mg - mh - mi - mk - ml - mn - mo - mr - ms - mt - mus - my - mzn - na - nah - nap - nds - nds_nl - ne - new - ng - nl - nn - no - nov - nrm - nv - ny - oc - om - or - os - pa - pag - pam - pap - pdc - pi - pih - pl - pms - ps - pt - qu - rm - rmy - rn - ro - roa_rup - roa_tara - ru - ru_sib - rw - sa - sc - scn - sco - sd - se - searchcom - sg - sh - si - simple - sk - sl - sm - sn - so - sq - sr - ss - st - su - sv - sw - ta - te - test - tet - tg - th - ti - tk - tl - tlh - tn - to - tokipona - tpi - tr - ts - tt - tum - tw - ty - udm - ug - uk - ur - uz - ve - vec - vi - vls - vo - wa - war - wo - wuu - xal - xh - yi - yo - za - zea - zh - zh_classical - zh_min_nan - zh_yue - zu

Static Wikipedia 2006:

aa - ab - af - ak - als - am - an - ang - ar - arc - as - ast - av - ay - az - ba - bar - bat_smg - be - bg - bh - bi - bm - bn - bo - bpy - br - bs - bug - bxr - ca - cbk_zam - cdo - ce - ceb - ch - cho - chr - chy - closed_zh_tw - co - cr - cs - csb - cu - cv - cy - da - de - diq - dv - dz - ee - el - eml - en - eo - es - et - eu - fa - ff - fi - fiu_vro - fj - fo - fr - frp - fur - fy - ga - gd - gl - glk - gn - got - gu - gv - ha - haw - he - hi - ho - hr - hsb - ht - hu - hy - hz - ia - id - ie - ig - ii - ik - ilo - io - is - it - iu - ja - jbo - jv - ka - kg - ki - kj - kk - kl - km - kn - ko - kr - ks - ksh - ku - kv - kw - ky - la - lad - lb - lbe - lg - li - lij - lmo - ln - lo - lt - lv - map_bms - mg - mh - mi - mk - ml - mn - mo - mr - ms - mt - mus - my - mzn - na - nah - nap - nds - nds_nl - ne - new - ng - nl - nn - no - nov - nrm - nv - ny - oc - om - or - os - pa - pag - pam - pap - pdc - pi - pih - pl - pms - ps - pt - qu - rm - rmy - rn - ro - roa_rup - roa_tara - ru - ru_sib - rw - sa - sc - scn - sco - sd - se - searchcom - sg - sh - si - simple - sk - sl - sm - sn - so - sq - sr - ss - st - su - sv - sw - ta - te - test - tet - tg - th - ti - tk - tl - tlh - tn - to - tokipona - tpi - tr - ts - tt - tum - tw - ty - udm - ug - uk - ur - uz - ve - vec - vi - vls - vo - wa - war - wo - wuu - xal - xh - yi - yo - za - zea - zh - zh_classical - zh_min_nan - zh_yue - zu