Tukwila

Da Wikipedia, l'enciclopedia libera.

Tukwila (precedentemente conosciuto con il nome Tanglewood) è il nome in codice del core per sistemi Intel Itanium 2 MP multiprocessore che andrà a sostituire il core Montvale nel corso del 2008.

Inizialmente l'uscita era prevista per il 2007, ma il ritardo di sei mesi accumulato da Montecito, predecessore di Montvale, annunciato da Intel il 25 ottobre 2005, ha spostato, prima Montvale al 2007 e poi anche questo progetto al 2008.

Indice

1 Caratteristiche tecniche
- 1.1 Itanium e Xeon intercambiabili?
2 Progetti derivati
3 Il successore
4 Voci correlate

[modifica] Caratteristiche tecniche

Tukwila sarà un processore a 4 core costruito a 65 nm. Ogni core sarà dotato di una cache L2 da 6 MB (per un totale complessivo di 24 MB di cache L2 per ogni singolo processore) e interconnesso agli altri mediante un BUS di nuova generazione. Secondo le informazioni disponibili, i processori server che verranno resi disponibili nel 2008 utilizzeranno BUS di tipo CSI (common serial interconnect) invece del tradizionale processor system bus, e supporteranno moduli di memoria FB-DIMM. La tecnologia CSI dovrebbe venir implementata mediante 2 collegamenti a piena ampiezza e 2 a mezza ampiezza, per un totale di 32 GB di banda a disposizione.

Il memory controller per la RAM FB-DIMM, sarà integrato nella CPU (come AMD ha già fatto da tempo con gli Athlon 64 e Opteron), consentendo di diminuire le latenze di accesso e supporterà configurazioni a 4 o più canali. Secondo Intel proprio questa bassa latenza di accesso alla RAM consentirà di abbassare i costi di produzione di Tukwila dato che non sarà più necessario implementare grossi quantitativi di cache nel processore (si ricordi che Montecito, presentato 2 anni prima integra lo stesso quantitativo).

La frequenza di introduzione dovrebbe essere quella a 2,5 GHz e ogni core sarà in grado di gestire sino ad un massimo di 2 threads, per un totale quindi di ben 8 threads per processore contemporaneamente. Non è ancora chiaro però se tale funzionalita verrà implementata attraverso l'utilizzo della tecnologia Hyper-Threading oppure in altro modo. Tra le tecnologie che verranno implementate vi è da segnalare anche quella di virtualizzazione Silvervale, la versione server di Vanderpool.

Tutti questi miglioramenti sembra che miglioreranno le prestazioni rispetto a Montecito di circa il 30%.

[modifica] Itanium e Xeon intercambiabili?

Per il 2008 i piani di Intel sono quelli di standardizzare l'interfaccia dei processori IA-32 e IA-64 attraverso la "Common Platform Architecture" (CPA), una tecnologia che renderà Itanium e Xeon "intercambiabili",

Ad accompagnare Tukwila come primo chip Intel con memory controller integrato sul fronte Itanium, doveva essere Whitefield sul fronte Xeon, il cui sviluppo però è stato interrotto sempre il 25 ottobre 2005 per motivi non meglio precisati da parte di Intel. A prendere il suo posto è stato Tigerton ma includerà una connessione diretta dal chipset ad ogni singolo processore ma che non è ancora chiaro se tale caratteristica sia riconducibile al nuovo BUS seriale. La compagnia non ha confermato i piani di passaggio alla tecnologia con memory controller integrato, sebbene l'integrazione del controller memoria all'interno del processore garantisca maggiore efficienza rispetto al controller esterno. Tra i moltissimi obiettivi di Intel vi è anche quello di parificare i costi dell'hardware Itanium e Xeon. In questo modo gli utenti avranno la libertà di decidere quale architettura scegliere.

[modifica] Progetti derivati

Dal progetto Tukwila, che è stato sviluppato con la collaborazione di un ex team di sviluppo proveniente da Alpha, verrà derivato anche il core Dimona, una versione ridotta specificatamente pensata per i sistemi Itanium 2 DP per sistemi a 2 sole vie.