Verilog
Материал из Википедии — свободной энциклопедии
Verilog — это язык описания аппаратуры, используемый для описания и моделирования электронных систем. Этот язык (также известный как Verilog HDL) позволяет осуществить проектирование, верификацию и реализацию (например, в виде СБИС) аналоговых, цифровых и смешанных электронных систем на различных уровнях абстракции.
Разработчики Verilog сделали его синтаксис очень похожим на синтаксис языка C, что упрощает его освоение. Verilog имеет препроцессор, очень похожий на препроцессор языка C, и основные управляющие конструкции "if", "while" также подобны одноимённым конструкциям языка C. Соглашения по форматированию вывода также очень похожи (см. printf).
[править] Стандарт
IEEE Std 1364-2001 – стандарт на Verilog 2001
- IEEE P1364 – рабочая группа 1364 — бывший разработчик Verilog.
- IEEE P1800 – рабочая группа 1800 — разработчик SystemVerilog и преемник рабочей группы 1364.
[править] Список приложений, поддерживающих Verilog
- Icarus Verilog open source приложения для моделирования и синтеза. Работает под Linux, Windows.
- VCS среда моделирования и отладки; работает как под Unix, так и под Windows.
- LogicSim среда моделирования и отладки, работает под Windows.
- Incisive HDL среда моделирования и отладки; работает как под Unix, так и под Windows.
- ModelSim среда моделирования и отладки; работает как под Unix, так и под Windows.
- Veritak редактор, интегрированный компилятор/симулятор, транслятор с VHDL в Verilog, работает под управлением Windows.
- Verilator open-source высокопроизводительный компилятор Verilog.
- Verilog-Perl набор Perl-модулей для предобработки и построения других инструментов.
- Verilog for DMS is a general toolset for implementing arbitrary analyses and transformations on Verilog.
- VSPCompiler инструмент для компилирования синтезируемого RTL-описания в C/C++/SystemC библиотеку.
- VTOC инструмент для компилирования синтезируемого RTL-описания в C++/SystemC библиотеку.
- Wave VCD Viewer программа для просмотра VCD-файлов. Verilog-симулятор может порождать VCD-файл, содержащий результаты моделирования. Wave VCD Viewer позволяет разработчику видеть результаты моделирования в виде временных диаграмм. Программа работает под управлением Windows.
- GTKWave open-source программа для просмотра временных диаграмм, которая среди прочего позволяет просматривать VCD-файлы.
[править] Смотрите также
- VHDL
- Verilog-AMS
- SystemC
- SystemVerilog
 |
Это незавершённая статья об электронике. Вы можете помочь проекту, исправив и дополнив её. |
