베릴로그
위키백과 ― 우리 모두의 백과사전.
베릴로그(Verilog)는 전자 회로 및 시스템에 쓰이는 하드웨어 기술 언어 (HDL)이다. '베릴로그 HDL'이라고 부르기도 한다. 회로 설계, 검증, 구현등 여러 용도로 사용할 수 있다.
C 언어와 비슷한 문법을 가져서 사용자들이 쉽게 접근할 수 있도록 만들어졌다. 'if'나 'while' 같은 제어 구조도 동일하며, 출력 루틴 및 연산자들도 거의 비슷하다. 다만 C 언어와 달리, 블록의 시작과 끝을 중괄호 기호로 대신 Begin과 End를 사용하여 구분하고, HDL의 특징인 시간에 대한 개념이 포함되었다는 것등 일반적인 프로그램과 다른 점도 많이 있다.
