Utilisateur:Poil/cs
Un article de Wikipédia, l'encyclopédie libre.
catégorie: informatique catégorie: électronique
Sommaire |
[modifier] Définition
Le chip select est une entrée de contrôle de nombreux circuits intégrés, tel que les puces mémoires, permettant d'activer ou désactiver le circuit. Quand elle est active, le composant peut être adressé, quand elle ne l'est pas le composant est dans un mode dit standby (au repos). L'économie d'énergie qui en découle est appréciable, surtout quand le nombre de circuits désactivés est important (ce qui est le cas pour les puces formant la mémoire centrale d'un ordinateur par exemple).
[modifier] Exemple
Voici le diagramme de connexion de l'EPROM Intel C1702A. La pinoche numéro 14 est le Chip Select, dénoté CS. La consommation est de 35 mA versus 5 mA quand la puce est inactivée par la biais du Chip Select.
[modifier] Mise en application
Suivant le nombre de fils que possède le bus d'adresse d'un microprocesseur, on peut déterminer la taille mémoire maximum qu'il peut adresser. Par exemple s'il possède 16 fils d'adresse, il pourra accéder à 64 Ko (216Ko) de mémoire.
Le bus d'adresse est donc décodé pour contrôler la ligne chip select des puces qui y sont relié. Il y a plusieurs façon de décoder les adresses :
[modifier] Décodage direct
Il suffit de prendre directement les fils d'adresses pour activer les composants. Cela n'est possible que dans les cas ou l'adressage est très simple comme par exemple un microprocesseur qui adresse 4 Ko de ROM et 1 Ko de RAM, sans aucune autre contrainte.
Si l'on raccorde directement le fil A14 du bus d'adresse à la broche Chip Select de la ROM et le fil A12 du bus d'adresse à la broche chip select de la RAM, ces deux espaces mémoire seront accessibles comme suit :
Mémoire | Fil d'adresse | Plage d'adresses |
---|---|---|
ROM | A14 | 16 K - 20 K |
RAM | A12 | 4 K - 5 K |
Un autre argument en la faveur de cette technique est l'économie réalisée, le nombre de circuits extérieurs étant nul.
[modifier] Décodage par logique combinatoire
Reprenons le cas où le montage précédent, mais on à maintenant la contrainte que les 4 Ko de ROM doivent être accessible à partir de l'adresse 0, et les 1 K de RAM contigüe, toute la mémoire étant ainsi accessible entre 0 et 5 Ko.
Découpons la mémoire en tranches de 1 K, et assignont la première à la RAM et les 4 suivantes à la ROM. Les adresses sont alors :
A15 | A14 | A13 | A12 | A11 | A10 | A9 | A8 | A7 | A6 | A5 | A4 | A3 | A2 | A1 | A0 | Plage | Adresses | Assignation |
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
0 | 0 | 0 | 0 | 0 | 0 | x | x | x | x | x | x | x | x | x | x | 0 K - 1 K | 0 - 0x3FF | ROM |
0 | 0 | 0 | 0 | 0 | 1 | x | x | x | x | x | x | x | x | x | x | 1 K - 2 K | 0x400 - 0x7FF | ROM |
0 | 0 | 0 | 0 | 1 | 0 | x | x | x | x | x | x | x | x | x | x | 2 K - 3 K | 0x800 - 0xCFF | ROM |
0 | 0 | 0 | 0 | 1 | 1 | x | x | x | x | x | x | x | x | x | x | 3 K - 4 K | 0xD00 - 0xFFF | ROM |
0 | 0 | 0 | 1 | 0 | 0 | x | x | x | x | x | x | x | x | x | x | 4 K - 5 K | 0x1000 - 0x13FF | RAM |
x | x | x | 1 | x | x | x | x | x | x | x | x | x | x | x | x | 5 K - 64 K | 0x1400 - 0xFFFF | — |
Il faut donc construire un circuit à 6 entrées (de A10 à A15) et 2 sorties CSROM et CSRAM qui contrôleront chacune la pinoche Chip Select de la ROM et de la RAM.
On constate qu'il faut une dizaine de circuits intégrés pour décoder l'adresse.
Cette technique revient à décomposer l'adresse en deux parties : les N bits de poid fort permettront la selection du circuit via son Chip Select, et les bits de poid faible à adresser les données à l'intérieur du circuit selectionné. Cette méthode est à rapprocher de la technique de la pagination de la mémoire virtuelle.
Bits de Sélection | Adressage à l'intérieur de l'objet sélectionné | ||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
A15 | A14 | A13 | A12 | A11 | A10 | A9 | A8 | A7 | A6 | A5 | A4 | A3 | A2 | A1 | A0 |
0 | 0 | 0 | 0 | 0 | 0 | x | x | x | x | x | x | x | x | x | x |
0 | 0 | 0 | 0 | 0 | 1 | x | x | x | x | x | x | x | x | x | x |
0 | 0 | 0 | 0 | 1 | 0 | x | x | x | x | x | x | x | x | x | x |
0 | 0 | 0 | 0 | 1 | 1 | x | x | x | x | x | x | x | x | x | x |
0 | 0 | 0 | 1 | 0 | 0 | x | x | x | x | x | x | x | x | x | x |
0 | 0 | 0 | 1 | 0 | 1 | x | x | x | x | x | x | x | x | x | x |
0 | 0 | 0 | 1 | 1 | 0 | x | x | x | x | x | x | x | x | x | x |
— | — | — | — | — | — | x | x | x | x | x | x | x | x | x | x |
1 | 1 | 1 | 1 | 1 | 1 | x | x | x | x | x | x | x | x | x | x |
[modifier] Décodage partiel
.
Dans l'exemple précédent, ont remarque que le bit A12 est discrimant. On peut donc tout simplement l'utiliser pour partiellement décoder l'adresse : on économisera des circuits. On notera que l'adresse 0xFxxx seléctionera la RAM, alors qu'il n'y a pas de RAM à cette adresse.
[modifier] Utilisation d'un décodeur
Des circuits intégrés spéciaux ont été conçu pour prendre en charge le décodage d'adresse, on les appelle donc simplement décodeurs ou bien parfois démultiplexeurs. Ils possèdent N entrées et 2N sorties.
Voici la table de vérité pour un décodeur «3 vers 8» :
A | B | C | S1 | S2 | S3 | S4 | S5 | S6 | S7 | S8 | ||
---|---|---|---|---|---|---|---|---|---|---|---|---|
0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | ||
0 | 0 | 1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | ||
0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | ||
0 | 1 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | ||
1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | ||
1 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | ||
1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | ||
1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
Celui-ci vient donc tout naturellement s'interfacer sur le bus d'adresse, d'où les N fils de poid fort iront vers l'entrée du décodeur, tandis que les les 2N fils de sorties contrôleront les pinoches Chip Select des circuits.
L'usage d'un décodeur implique que les blocks mémoires accédés sont de même taille.
[modifier] Autres méthodes
- On peut utiliser une mémoire morte pour faire la selection. Dans notre exemple ci-dessus, pour complétement décoder l'adresse, il suffit d'une mémoire de 64 x 2 bits dont le premier fil de sortie sera relié sur le Chip Select de la ROM et le second sur celui de la RAM. La mémoire contiendra la valeur 10 pour les adresses entre 0 et 4 K et 01 aux adresses entre 4 et 5 K et 00 au delà. L'inconvénient de l'utilisation de table de translation implanté sous forme de mémoire morte est qu'elle peut être d'assez grande capacité si beaucoup de bits sont utilisés pour décoder.
- Une PAL plus ou moins complexe est aussi parfois utilisée.
[modifier] Références
[modifier] Liens internes
[modifier] Liens externes
Portail de l'informatique – Accédez aux articles de Wikipédia concernant l’informatique. |