HyperTransport

Un article de Wikipédia, l'encyclopédie libre.

Le bus HyperTransport (anciennement Lightning Data Transport ou LDT) est un bus local série/parallèle plus rapide que le bus PCI et qui utilise le même nombre de broches. HyperTransport est une technologie issue des laboratoires Digital. Suite à la disparition de Digital, le développement fut repris par AMD, IBM et nVidia qui avaient acquis une licence.

• L'HyperTransport offre une bande passante .
• L'HyperTransport 2.0 offre une bande passante théorique de 22,4 Go/s. Les échanges se font jusqu'à 1,6 GHz.
• L'HyperTransport 3.0 offre une bande passante théorique de 41,6 Go/s. Les échanges se font jusqu'à 2,6 Ghz.

Des nombreuses informations ont été diffusées à propos de la contre-attaque d'Intel, avec notamment un bus du même type nommé CSI (Common System Interface), dont les caractéristiques restent vagues et la date de sortie lointaine (pas avant 2008). En attendant, les machines à base d'Opterons gardent l'avantage pour les applications qui font souffrir le bus mémoire, notamment lorsque le nombre de processeurs est grand.

[modifier] Utilisation

La technologie HyperTransport est actuellement utilisée principalement comme bus mémoire (communication entre le chipset et le processeur) dans certaines architectures comme le K8 (Athlon 64, Opteron,…) ou certains PowerPC comme le PowerPC 970 d’IBM utilisé dans les Power Mac G5.

Contrairement au bus mémoire des machines Intel qui n'est relié au bus d'entrées-sorties qu'en un seul point (le chipset Northbridge, qui est donc un goulet d'étranglement), le bus Hypertransport dispose d'une architecture switchée comme un réseau sur laquelle plusieurs chipsets peuvent connecter des bus d'entrées-sorties. Par exemple, des cartes mères classiques pour machines bi-Opteron disposent souvent d'un bus PCI relié au bus Hypertransport par un pont AMD8131 tandis qu'un bus PCI Express (indépendant de l'autre) est relié en un autre endroit par un chipset nVidia nForce. Ainsi, un processeur peut accéder aux périphériques cachés derrière un des 2 bus d'entrées-sorties sans géner les accès d'un autre processeur à un autre bus (sauf bien-sûr si la localisation géographique des processeurs et chipsets fait que ces accès se croisent).

Selon le nombre de processeurs et la présence de port d'extension HTX, la topologie du bus Hypertransport peut varier d'un lien unique à des formes étranges telles qu'un carré avec une seule diagonale, ou des choses indescriptibles pour les cartes mères à 8 processeurs.