Intel i960
aus Wikipedia, der freien Enzyklopädie
| Dieser Artikel oder Abschnitt bedarf einer Überarbeitung. Näheres ist auf der Diskussionsseite angegeben. Hilf bitte mit, ihn zu verbessern, und entferne anschließend diese Markierung. |
Intels i960 (oder auch 80960) ist ein RISC-basiertes Microprozessor-Design, das während der 1990er als Embedded-Microcontroller ziemlich erfolgreich war, einige Zeit sogar so sehr, um den Am29000 von der Spitze dieses Marktes zu verdrängen. Trotz dieses Erfolges wurde der Vertrieb des i960 in den späten 1990ern aufgrund eines Vertrages mit der Digital Equipment Corporation, welcher Intel erlaubte das Design der StrongARM-CPU zu benutzen, eingestellt.
[Bearbeiten] Vorgeschichte
Das i960-Design kann man als Intels Weiterentwicklung des hauseigenen, zum Scheitern verurteilten iAPX-432-Designs der frühen 1980er Jahre sehen. Der Idee hinter dem iAPX 432 war direkte Unterstützung von „high-level“ Funktionen wie tagged- und protected-Memory oder Garbage-Collection in Hardware. Durch die Komplexität des Befehlssatzes, seiner Multi-Chip-Implementierung und anderer Designschwächen war der iAPX 432 sehr langsam im Vergleich zu anderen Prozessoren seiner Zeit.
Im Jahr 1984 starteten Intel und Siemens ein gemeinsames Projekt genannt BiiN, um ein fehlertolerantes objektorientiertes High-End Computersystem, das vollständig in Ada programmiert werden sollte, zu entwickeln. Viele der Mitglieder des i432-Teams arbeiteten auch an diesem Projekt. Der anvisierte Markt des BiiN-Systems waren Benutzer von hochverfügbaren Computersystemen wie Banken, Industrie und Kernkraftwerke.
Das Speicherschutzsystem des i432 beeinflusste das Design des BiiN Systems.
[Bearbeiten] Architektur
Um den Performanceproblemen des i432 vorzubeugen wurde der Prozessor im RISC-Design implementiert. Der Speicherbus war 33-Bit breit (ein 32-Bit Datenwort und ein "Marker" Bit für den Speicherschutz). In vielen Belangen folgte der i960 dem Berkeley RISC Design, beispielsweise in der Verwendung von „Register-Windows“, einer implementierungsspezifischen Anzahl von Caches für die „per-subroutine“ Register für schnelle Routinenaufrufe. Anders als der i386, aber wie die meisten anderen 32-Bit-Designs, hatte der i960 einen 32-Bit-Adressraum ohne Speichersegmentierung. Von der i960 Architektur gab es auch eine superskalare Implementierung mit Instruktionen, die simultan auf mehrere Einheiten im Prozessor aufgeteilt wurden.
Sie werden meist eingesetzt in Netzwerkkomponenten, RAID-Systemen, Terminal-Computern oder bildgebenden Geräten wie Druckern. Ausgelegt sind sie auf die schnelle Aufnahme, Verarbeitung und Weitergabe von Daten.
4004 | 4040 | 8008 | 8080 | 8085 | 8086 | 8088 | iAPX 432 | 80186 | 80188 | 80286 | i386 | i486DX | i486SX | i486DX2 | i486SX2 | i486DX4 | i486SL/SL-NM | i860 | i960 | Pentium | Pentium MMX | Pentium Pro | Pentium II | Pentium III | Pentium 4 | Pentium 4 Extreme Edition | Pentium D | Pentium Extreme Edition | Celeron | Celeron D | Mobile Pentium 4 | Pentium M | Celeron M | Core Solo/Duo | Core 2 Duo/Extreme | Xeon | Itanium | Itanium 2
(Kursiv dargestellt sind die Non-x86-Prozessoren)
