POWER6
Da Wikipedia, l'enciclopedia libera.
Il POWER6 è un microprocessore a 64 bit progettato da IBM e successore del POWER5. Il processore è conosciuto anche come progetto eClipz. Uno dei maggiori obiettivi del progetto è portare i server non x86 su un'architettura comune. Il termine ipz è l'acronimo di iSeries, pSeries e zSeries.[1]
Il POWER6 venne annunciato alla IEEE International Solid-State Circuits Conference [1] del febbraio 2006 e informazioni aggiuntive furono fornite durante il Microprocessor Forum nell'ottobre 2006 [2].
Indice |
[modifica] Descrizione
Il POWER6 utilizzerà circa 750 milioni di transistor e avrà un die di 340 mm² con il processo a 65 nm.[2] Il processore dovrebbe avere una frequenza di funzionamento iniziale compresa tra i 4 e i 5 GHz, che probabilmente diventerà di circa 5 alla fine.[3] IBM ha affermato di essere arrivata con un esemplare da laboratorio a 6 GHZ[4]I primi esemplari sono stati prodotti nel 2005 [5] ma i prodotti definitivi sono attesi per la metà del 2007.[6]
Dr Frank Soltis, il progettista capo di IBM ha affermato che la società ha risolto il problema delle correnti di leackage alle alte frequenze tramite l'utilizzo combinato della tecnologia a 65 e a 90 nm durante lo sviluppo dl processore.
Il processore è un progetto dual core e dispone di 128 KB di cache di primo livello (64 KB per le istruzioni e 64 KB per i dati) a otto vie, set-associative con un progetto a due pipeline indipendenti per la lettura di due dati o la scrittura di uno solo nello stesso ciclo di clock..[7] Ogni core ha 4 MB di cache di secondo livello semicondivisa. Semicondivisa indica che ogni core ha una propria cache di secondo livello ma gli altri core possono accedere alla cache di secondo livello tramite un bus veloce. I due core condividono una cache di terzo livello di 36 MB non sul die, la cache è collegata al processore tramite un bus a 80 GB/s.[2]
Ogni core ha due unità aritmetiche per i numeri interi, due unità per i numeri in virgola mobile ed è in grado di gestire il SMT a due vie. L'unità in virgola mobile include buona parte della microarchitettura del processore come la pipeline 13-FO4[7] The POWER6 inoltre gestisce la matematica in modalità decimale, gestisce cinquanta nuove istruzioni in virgola mobile per la matematica decimale e per la conversioni da binario a decimale.[2] La gestione dei numeri decimale è una caratteristica dei sistemi ZSeries e quindi il POWER6 doveva gestire questa aritmetica per poter aver successo nella missione iClipz.[8]
Il POWER6 è dotato di un'unità AltiVec.
Il processore utilizzerà un sistema id correzione del duty-cycle del clock a 5 GHz, la rete di distribuzione del clock sarà in rame e sarà composta da un canale a 3 µm e da uno di 1.2 µm. Il processore utilizzerà un'alimentazione duale a 0.8 e 1.2 Volt per definire lo zero logico e l'uno logico. L'alimentazione della SRAM sarà di circa 150 mV maggiore.[7]. La dissipazione termica sarà paragonabile a quella del POWER5.
Il POWER6 potrà essere collegato 31 altri processori tramite due collegamenti da 50 GB/s e gestirà fino a 1024 partizioni virtuali.[2]
[modifica] Riferimenti
- ↑ . "A Mainframe Roadmap." Isham Research{{{editore}}}.
- ↑ 2,0 2,1 2,2 2,3 . "Fall Processor Forum: Power6 at 5 GHz." Heise online{{{editore}}}.
- ↑ . "IBM's Power6 gets help with math, multimedia." News.com{{{editore}}}.
- ↑ . "IBM's Power6 Processors to Hit 5.6GHz." The Register{{{editore}}}.
- ↑ . "BM's Power6 Gets First Silicon as Power5+ Looms." IT Jungle{{{editore}}}.
- ↑ . "IBM Cranks Up Its Server Chip." PC World{{{editore}}}.
- ↑ 7,0 7,1 7,2 . "IBM Tips Power6 Processor Architecture." InformationWeek{{{editore}}}.
- ↑ . "An eCLipz Looms on the Horizon." Real World Technologies{{{editore}}}.
